東北大学 国際集積エレクトロニクス研究開発センター

東北大学

CIESコンソーシアム

産学共同研究

LSI(デバイス製造装置)

不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発

  • 遠藤 哲郎 研究代表者
    遠藤 哲郎 教授
  • 池田 正二 研究代表者
    池田 正二 教授
  • 大野 英男 研究代表者
    佐藤 英夫 教授

 本研究テーマでは、スピントロニクス技術とシリコンCMOS技術の融合によるSTT-MRAMとその製造を、産学が連携して開発しています。これにより、飛躍的な省エネルギーシステムを実現する不揮発性ワーキングメモリの実用化を促進し、低炭素・省エネルギー社会の実現に貢献します。具体的には、以下の技術を一貫して開発しています。

  1. MTJ材料・デバイス技術
    CMOS集積回路と親和性の高いスピントロニクス素子である磁気トンネル接合(MTJ)素子の高性能化に向けた材料・デバイス・物理解析技術の開発。
  2. STT-MRAMの製造技術
    STT-MRAM製造のための300mmウェハを用いたユニットプロセス技術・プロセスインテグレーション技術の開発。
  3. 回路・設計・計測技術
    スタンドアロンメモリや論理集積回路向け混載メモリとしてのSTT-MRAMの回路・設計・計測技術の開発。
CCMOS集積プロセスと親和性を有する300mmウェハプロセスを用いたMTJの高熱処理耐性の要因究明

CMOS集積プロセスと親和性を有する
300mmウェハプロセスを用いた
MTJの高熱処理耐性の要因究明

次世代メモリSTT-MRAM測定技術共同研究成果に基づきキーサイト・テクノロジー(同)と共同開発した高スループット1ns パルスドIVメモリ特性評価ソリューション(NX5730A)

次世代メモリSTT-MRAM測定技術
共同研究成果に基づきキーサイト・テクノロジー(同)と共同開発した
高スループット1ns パルスドIVメモリ特性評価ソリューション(NX5730A)

CIESにおける試作環境(最先端クリ―ンルームと300mmウェハ用製造設備)および300mm試作ウェハ

CIESにおける試作環境
(最先端クリ―ンルームと300mmウェハ用製造設備)
および300mm

STT-MRAMの特性向上のための反応性イオンエッチング(RIE)技術による低ダメージMTJ加工技術の東京エレクトロン(株)との共同開発

STT-MRAMの特性向上のための
反応性イオンエッチング(RIE)技術による
低ダメージMTJ加工技術の
東京エレクトロン(株)との共同開発