東北大学 国際集積エレクトロニクス研究開発センター

東北大学

地域オープンイノベーション拠点

CIESコンソーシアム

産学共同研究

スピントロニクス LSI技術

STT-MRAM & スピン素子 / CMOS Hybridプロセッサの研究開発

  • 遠藤 哲郎 研究代表者
    遠藤 哲郎 教授
  • 池田 正二 研究代表者
    池田 正二 教授

 本テーマでは、飛躍的な省エネルギーシステムを実現する不揮発ワーキングメモリや不揮発ロジックなどの実用化を促進し、低炭素・省エネルギー社会の実現に貢献するべく、スピントロニクス技術とシリコンCMOS技術の融合によるSTT-MRAM およびスピン素子/CMOS Hybridプロセッサに関する以下の技術を、産学が連携し、一貫して研究開発しています。

1. 材料・デバイス技術の研究開発

 不揮発超低消費電力デバイスとして、CMOS集積回路と親和性の高いスピントロニクス素子である磁気トンネル接合(MTJ)素子の高性能化に向けた材料・デバイス技術の研究開発を行っています。具体的には、SRAM 置き換えとしての高速性・書き換え耐性の向上、eFlash 置き換えとしての高温耐性の向上、メモリセルの縮小と大容量化等を目指し、MTJの薄膜材料とその積層膜構造を研究開発しています。加えて、高速動作に有利なスピン軌道トルク(SOT)素子を用いて、不揮発メモリ並びに同メモリを用いた不揮発ロジックの実用化にも取り組んでいます。

材料・デバイス技術の研究開発
2. 製造技術の研究開発

 STT-MRAMおよびスピン素子/CMOS Hybridプロセッサ製造のため、産業界で標準となっている300mmSiウェハを用いて、ユニットプロセス技術およびプロセスインテグレーション技術の研究開発を行っています。具体的には、MTJとそれを接続する電極の平滑化を備えたPVD技術、MTJの狭ピッチ化と低ダメージ化を両立させるエッチング技術といった、次世代、次々世代のデバイスを製造するためのユニットプロセス技術に加え、デバイス性能を最大限に引き出し、かつ高い歩留まり率を実現するためのプロセスインテグレーション技術を研究開発しています。

製造技術の研究開発
3. 計測・評価・分析技術の研究開発

 設計・試作したSTT-MRAMおよびスピン素子/CMOS Hybridプロセッサの電磁気特性を計測・評価する技術、およびデバイスに搭載された素子を物理解析するための分析技術の研究開発を行っています。具体的には、単体TEGで得られたデバイスパラメータを集積回路設計にフィードバックするため、素子・回路を高効率に評価するための測定装置や評価ツールをコンソーシアム参加企業と共同で研究開発しています。また、デバイスの高性能化と高歩留まり化に向けて、微細素子を多機能的に分析する技術を研究開発しています。

計測・評価・分析技術の研究開発
4. 回路技術・設計ツールの研究開発

 不揮発超低消費電力デバイスとしてのSTT-MRAMおよびスピン素子/CMOS Hybridプロセッサの回路技術・設計ツールの研究開発を行っています。具体的には、高性能、高信頼性、低消費電力、低コストといったデバイスの要求性能に応じた仕様を決定し、基本メモリセル構造開発からメモリアレイ、ロジック回路設計を行い、試作したデバイスの測定結果を統合して回路IP・PDKを構築していきます。また、一般的なCMOS回路の設計工程の中に、スピントロニクス回路固有の設計工程を組み込んだ自動設計ツールの研究開発も行っています。

回路技術・設計ツールの研究開発
5. STT-MRAM・SOT-MRAM及びMTJ/CMOS Hybridアプリケーションプロセッサの研究開発

 STT-MRAM・SOT-MRAM及びMTJ/CMOS Hybridアプリケーションプロセッサの研究開発上記1~4の要素技術を統合集積化し、STT-MRAM、SOT-MRAM、及びMTJ/CMOS Hybrid技術を用いたマイコンや画像認識プロセッサなどのAIアプリケーションプロセッサを設計し、300mmプロセスラインを用いて試作を行い、その低消費電力性能を実証します。