東北大学 国際集積エレクトロニクス研究開発センター

東北大学

地域オープンイノベーション拠点

CIESコンソーシアム

産学共同研究

AIハードウェア 回路技術

しなやかな情報処理におけるエラー訂正技術の研究開発

  • 遠藤 哲郎 遠藤 哲郎 教授
  • 福田 悦生 福田 悦生 特任教授

 エラー訂正符号(ECC) は、3bit以上の誤り訂正が主流であり、メモリへのアクセス回数や消費電力といった、ハードウェアの特性も考慮したアルゴリズムが必要です。そのため、シンプルなアルゴリズムが必要となります。
 本研究では、ソフトウェアの観点から高可用かつハードウェア実装が容易なECCアルゴリズムを選定し、STT-MRAMをベースとしたAIハードウェアなどの応用の際にもしなやかに対応できるECCアルゴリズムの研究開発を行います。

  1. ECCアルゴリズムの選定・シミュレーション
    3bit以上のエラー訂正能力をもついくつかのECCアルゴリズムのソフトウェアを作成、シミュレーションを実施し、ハードウェアの特性に適したアルゴリズムを選定します。
  2. ソフトウェア実験
    選定したECCアルゴリズムに対し、実際のSTT-MRAMデータを用いてエラー訂正が行えるか確認します。また、その際のメモリ移動量、並列度からキャッシュメモリ容量、消費電力、計算時間を評価します。
  3. 高可用かつハードウェア化が容易なECCアルゴリズムの提案
    上記の結果を踏まえ、ハードウェア特性を考えた新しいECCアルゴリズムを提案します。
ECC-Memoryの概念図

ECC-Memoryの概念図